La firma china de equipos de fabricación de semiconductores Naura Technology Group asegura haber dado con un método capaz de resolver uno de los obstáculos técnicos más difíciles para producir memoria 3D DRAM sin recurrir a litografía EUV. Según recoge Wccftech, la compañía ha publicado un artículo en la revista del IEEE en el que detalla los avances logrados para grabar de forma uniforme a través de 64 capas de un apilamiento 3D DRAM, desplazando el reto de fabricación del plano horizontal al vertical.
Un grabado en dos pasos pensado para no dañar las capas de silicio
El diseño de un chip 3D DRAM apila de forma alternada capas de silicio (Si) y de silicio-germanio (SiGe); después hay que retirar el SiGe para dejar hueco entre las capas de Si donde se colocan las líneas de palabra, las líneas de bit y las puertas del llamado canal. Ese proceso de retirada es el grabado, y Naura afirma haber superado sus tres limitaciones tradicionales: que los químicos del grabado corroan también las capas de Si adyacentes, que los subproductos se acumulen en el fondo del apilamiento y que las sustancias no lleguen bien a las capas más profundas.
El método que describe la compañía funciona en dos fases. La primera consiste en lanzar radicales de flúor eléctricamente neutros sobre las capas de SiGe, de modo que solo ataquen ese material y formen una fina película protectora de fluoruro de germanio sobre el silicio. La segunda fase purga los subproductos químicos mediante un paso asistido por plasma, que es lo que evita la acumulación en el fondo del proceso. Naura dice haber alcanzado una selectividad de grabado entre Si y SiGe superior a 500 a 1, es decir, que el SiGe se graba más de 500 veces más rápido que el silicio para una capa intermedia de 200 nanómetros de grosor, con una pérdida de menos de 10 angstroms en la capa de silicio.
La firma sostiene que la uniformidad estructural supera el 95% en las 64 capas
Según la compañía, esa uniformidad estructural es superior al 95%, lo que implicaría que la capa inferior conserva al menos 190 nanómetros de grosor si la superior tiene 200, y esto se mantendría «a lo largo de 64 pares de capas», según el texto original del estudio. Es la propia Naura quien aporta estas cifras en su publicación; no hay, de momento, verificación independiente de estos resultados fuera del artículo científico.
Por qué China busca la vía vertical en lugar de la litografía EUV
El beneficio principal de la litografía EUV es que permite trazar circuitos más finos y compactos en horizontal sobre el silicio, y es precisamente la tecnología cuya venta a China restringen las sanciones occidentales. Ante esa barrera, los diseñadores chinos han ido centrando sus esfuerzos en el apilamiento vertical como alternativa para seguir ganando densidad sin depender de máquinas de litografía más avanzadas.
Ese mismo enfoque ya se vio antes en el terreno de los procesadores lógicos: a principios de este año, Huawei presentó una técnica de diseño de chips llamada Tau Scaling, construida sobre una arquitectura, LogicFolding, que apila y pliega circuitos lógicos en vertical para reducir la resistencia y mejorar la conectividad. Según la propia Huawei, ese enfoque busca igualar de aquí a 2031 la densidad de transistores de un chip de 1,4 nanómetros fabricado por la vía convencional. El desarrollo de Naura aplica esa misma lógica de sustituir la reducción de tamaño por el apilamiento, pero en memoria en lugar de lógica, y es esa comparación entre ambos caminos —el horizontal que exige EUV y el vertical que China está desarrollando por su cuenta— la que sitúa el logro dentro de una estrategia más amplia y no como un experimento aislado.
Qué significaría para CXMT si el proceso se confirma a escala industrial
El fabricante de memoria chino CXMT es el nombre que se repite cuando se habla de quién podría beneficiarse de este avance: superar el reto del grabado uniforme en 64 capas es justo lo que necesitaría para dar el salto a la fabricación de 3D DRAM sin depender de equipos EUV vetados por las sanciones. Nada en el material indica, sin embargo, que CXMT haya adoptado ya este proceso ni que exista un calendario de producción; lo que hay, por ahora, es un artículo científico de la empresa que fabrica los equipos, no un anuncio de un chip de memoria terminado. La distancia entre demostrar un proceso de grabado en un laboratorio y llevarlo a una línea de producción en volumen sigue siendo, según lo publicado, una incógnita abierta.
Escrito por Eloy Andrade
